描述
这是因为用户已把PID模块控制从梯形逻辑状态撤出。内部参数字为:PID算法选择(PIDISA或PIDIND)和增益PID模块可选择独立项(PID-IND)或标准ISA(PID-ISA)两种PID算法之-进行编。其间算法差别为如何定义积分和微分增益。要弄懂这些内容:PIDISA与PIDIND模块之间的差别标准ISA PID算法(PIDISA),对每个比例、微分.积分项加入的比例增益,独立项算法仅对比例增益项加入比例增益。如图4-2方块图所示。否则,两者算法相同。
CV幅值和速率极限该功能模块不可直接向CV发送计算后的PID输出。此两种PID运算均可限制输出控制变量的幅值和变化速率。如果规定值大于0,则最大变化速率由100%CV(32000)除以最小旋转时间。例如.若最小旋转时间为100秒,则速率极限为320CV值/秒。若dt解决时间为50ms,则新的CV输出不得大于320 x 50/1000或16CV值。
Giddings & Lewis CPU Board 502-03017 50203017
Giddings & Lewis 36k,40k CMOS Board 502-03280-00
Giddings & Lewis 502-02435-00 Adder Logic Board
